説明を追加

README.md

 # プロ演用のサンプルコード，ツールの使い方一式
+
+## 構成
+
+./kenbaiki : 渡した券売機のコード
+./semi_annealing_2x2 : アニーリングマシンのような何か
+./tips : ツールの使い方など
\ No newline at end of file

tips/簡易版vcsの使い方.md

+# verilogシミュレータのVCSについて
+
+きちんとしたものは，戸川研wikiにあるのでそこを参照．
+テストベンチもそのページのものを参考にしてもらいたい．
+
+http://www.togawa.cs.waseda.ac.jp/~nara/wiki/index.php?VCSでのシミュレーション
+
+## 使い方
+1. Verilogファイルをサーバーに置く．
+2. サーバーにログインし，ファイルをおいた所まで行く．
+
+(外部からなら先にstepサーバーに入る)
+
+    $ ssh -Y yuki.yahagi@step.togawa.cs.waseda.ac.jp
+    $ ssh -Y ryakunin
+
+3. スクリプトを読み込む
+
+    $ source /storage/EDA/scripts/EDA2012.sh
+
+4. vcsで実行ファイルを作る
+
+    $ vcs -o rtlsim +v2k -RI -M テストベンチ.v RTLファイル.v
+
+rtlsimという実行ファイルができる．
+
+5. シミュレーションの実行
+
+    $ ./rtlsim
+
+6. 波形の確認
+
+    $ dve  //このツールでダンプファイルという波形データを読み込む．
+
+
+※ 実は4.で -gui オプションをつけると， ./rtlsim の段階でdveが立ち上がり，
+動的にシミュレーションを実行しながら波形の確認ができる．
+
+4. vcsを-guiオプション付きで動かす
+
+    $ vcs -o rtlsim +v2k -RI -M テストベンチ.v RTLファイル.v -gui
+
+5. シミュレーションを実行しながら波形確認
+
+    $ ./rtlsim  //同時にdveが立ち上がる．
\ No newline at end of file