Ryota ISHIKAWA
Last Modified: August 15, 2022
  • Home
  • Journals
  • Conferences
  • Domestic
  • Awards

Ryota ISHIKAWA

received his Bachelor, Master and Doctor (equivalent to Ph.D.) of Engineering in 2018, 2019 and 2022, respectively, all from Waseda University. His research interests include stochastic computing, its related VLSI designs, image processing, machine learning and error corrections.

Mail: ryota.ishikawa [at] togawa.cs.waseda.ac.jp

Laboratory Homepage (JP) EN

Journal Papers

Scalable Stochastic Number Duplicators for Accuracy-flexible Arithmetic Circuit Design
IPSJ Transactions on System LSI Design Methodology, vol.13, pp.10-20, February 28, 2020
Stochastic Number Duplicators Based on Bit Re-arrangement Using Randomized Bit Streams
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E101-A, no.7, pp.1002-1013, July 1, 2018

International Conferences

Multi-Resolutional Image Format Using Stochastic Numbers and Its Hardware Implementation
IEEE Latin American Symposium on Circuits and Systems, February 26, 2020
FPGA-based Heterogeneous Solver for Three-Dimensional Routing *
Asia and South Pacific Design Automation Conference, January 14, 2020
Implementation of a ROS-Based Autonomous Vehicle on an FPGA Board *
International Conference on Field-Programmable Technology, December 11, 2019
Error Correction System Using Stochastic Numbers in Symmetric Channels and Z Channels
IEEE International Conference on Electronics Circuits and Systems, November 29, 2019
Error Correction Coding of Stochastic Numbers Using BER Measurement
IEEE International Symposium on On-Line Testing and Robust System Design, July 3, 2019
2nRRR: Improved Stochastic Number Duplicator Based on Bit Re-arrangement
New Generation of Circuits and Systems Conference, November 20, 2018
An Effective Stochastic Number Duplicator and its Evaluations using Composite Arithmetic Circuits
IEEE International Symposium on On-Line Testing and Robust System Design, July 2, 2018
* = as co-author

Domestic Conferences (in Japanese)

ストカスティック数を用いた絶対値関数及び不連続関数の実装と評価
DAシンポジウム, 2021年9月2日
ストカスティック数を用いた非対称通信路の誤り訂正
IEICE総合大会, 2020年3月20日
ストカステイック数を用いたステップ関数の実装と評価
デザインガイア, 2019年11月14日
配置配線のためのアンサンブルソルバシステム *
DAシンポジウム, 2019年8月29日
3次元配線パズルのためのFPGA協調システム
人工知能とHW/SW協調設計WS, 2019年8月20日
ストカスティック数を用いた再帰的分割による解像度解釈可変な画像形式
IEICE VLD研究会, 2019年7月31日
ストカスティック数を用いたZ通信路の誤り訂正
IEICE DC研究会, 2019年6月12日
BER測定を用いたストカスティック数の誤り訂正
IPSJ SLDM研究会, 2019年3月18日
2nRRR: 高度な並び替えにより誤り耐性を強化したストカスティック数複製器
デザインガイア, 2018年12月6日
ナンバーリンクソルバのためのFPGA協調システム
DAシンポジウム, 2018年8月30日
再収斂による計算誤りに耐性を持つストカスティック数複製器を用いた活性化関数の実装と評価
IEICE VLD研究会, 2018年6月15日
効率的なストカスティック数複製器と合成関数を用いたその評価
IPSJ SLDM研究会, 2018年3月8日
乱数によるビット並び替えに基づくストカスティック数複製器
DAシンポジウム, 2017年9月1日
組込みデバイスとFPGAを用いたナンバーリンクソルバの設計と実装 *
DAシンポジウム, 2017年8月31日
* = as co-author

Awards, etc.

2021年度研究会推薦博士論文速報
情報処理学会, 2022年8月15日
TSLDM Best Paper Award
IPSJ Transactions on System LSI Design Methodology, Volume 13, September 7, 2020
情報処理学会 DAシンポジウム アルゴリズムデザインコンテスト 特別賞
情報処理学会 DAシンポジウム, 2019年8月29日
デザインガイア2018 優秀発表学生賞
情報処理学会 SLDM研究会, 2019年8月28日
修士課程修了にあたって
早稲田電気工学会会報 第60号, 2019年3月24日
情報処理学会 DAシンポジウム アルゴリズムデザインコンテスト 特別賞
情報処理学会 DAシンポジウム, 2018年8月30日
情報処理学会 DAシンポジウム アルゴリズムデザインコンテスト 最優秀賞
情報処理学会 DAシンポジウム, 2017年8月31日

© 2017- Ryota ISHIKAWA